セラミックコンデンサのFAQ

実装

チップ積層セラミックコンデンサにクラックが発生した場合、どのようなメカニズムで故障するのでしょうか?

チップ積層セラミックコンデンサに機械的、熱的応力が加わることでクラックが発生し、そのクラックが内部電極のアクティブエリア(図1)に達した場合、その部分の内部電極間でリークを起こし、絶縁抵抗が低下(ショート)に至る可能性があります。
絶縁抵抗低下のメカニズムとして、主に"クラック発生部位の高電界下での放電"があげられます。
例えば、図2にあるように、内部電極間でクラックが発生した場合、電極に挟まれた誘電体内に微小な厚みの空気の層ができた状態として見ることができます。
このモデルでは、電圧Vが印加された場合、誘電体層内部の電界強度をEとすると、空気の層の電界強度はεEで表されます。
そのため、コンデンサに印加された電圧の殆どが空気層にかかる事になり、それが空気の絶縁破壊電圧を超えれば、放電が発生し、この繰り返しによって絶縁抵抗が低下します。

29_01en.PNG

図 1

図 2

<セラミックコンデンサのクラックに関連する記事はこちら>
積層セラミックコンデンサのひずみクラックを防ぐには?

フィルムコンデンサからセラミックコンデンサへの置き換えで、たわみクラックを防ぐには?

FAQ改善アンケートにご協力ください。
このFAQはお役に立ちましたか?
宜しければこのFAQについてのご意見・ご要望をお聞かせください。
お客様のご意見はFAQの改善にご利用させていただきます。
※このフォームでいただいたご質問・ご要望への返信は行なっておりません。
送信する
製品についてのご質問は お問合せフォーム からご連絡ください。