お取引場所の地域-言語を選択してください。

PTCサーミスタ(ポジスタ)設計参考ガイド 基板設計による保持電流の変動

保持電流は基板の熱放散に影響を受けるため、村田製作所が提案するPTCサーミスタ(ポジスタ)の保護電流範囲は基板の熱放散によって変化する場合があります。保持電流と4つの基板設計に対するシミュレーション結果と調整方法をご提供。選定時にお役立てください。

同じ電流がサーミスタに流れた場合

ポジスタの過電流保護のメカニズム

過電流保護用ポジスタ(PRG)は、過電流を抑えたい回路に直列に配置します。回路に過電流が流れるとPRGは自己発熱し抵抗値が上がります。この抵抗が上がることで電流が制限されます。

PRG不動作モードの場合

正常時の電流の流れ
抵抗と温度の関係(正常時)
時間と電流の関係(正常時)

PRG保護動作モードの場合

回路に過電流が流れるとPRGは自己発熱し抵抗値が上がります。この抵抗が上がることで電流が制限されます。

異常時の電流の流れ
抵抗と温度の関係(異常時)
時間と電流の関係(異常時)
  1. 過電流が流れる

  2. PTC発熱

  3. 抵抗値UP

  4. 電流制限(抑制)

保持電流と基板設計の関係

基板面積の影響

基板面積が保持電流に与える影響をシミュレーションで検証します。以下の基板サイズの異なる2水準でシミュレーションを実施。小型基板に対し大型基板の保持電流は約15%大きくなります。

当社品番 : PRG21BC1R0MS5RK

左右にスワイプ可能です 横持ちでご覧ください
基板サイズ
[mm]
基板材質 銅箔層の層数 表層PRG銅箔線幅
基板A/大型基板 120×120×1.6 FR4 2 0.25mm
基板B/小型基板 24×24×1.6 FR4 2 0.25mm
基板のイメージ図
基板面積vs保持電流のグラフ

ポジスタに接続する表層銅箔の影響

ポジスタに接触する表層銅箔面積が保持電流に与える影響をシミュレーションで検証します。面積水準は以下とし、保持電流@25℃に対するシミュレーション値の傾向を示します。

左右にスワイプ可能です 横持ちでご覧ください
ポジスタに接続する表層銅箔の影響の表

ポジスタの周辺銅箔残存率が約20%以下までは、保持電流を大きくする効果が大きいです。
銅箔線幅を0.25mmから2mmに変更すると(線長 : 23mm程度)、保持電流は約20~30%大きくなります。

  • 基板A/B前提
基板A/大型
基板B/小型

表層銅箔層厚みの影響

表層銅箔層の厚みが与える影響をシミュレーションで検証します。銅箔厚みを35umから70umに厚くすることで、保持電流が10%程度大きくなります。

  • 基板A/B前提
水準
基板A/大型
基板B/小型

浮島電極(多層基板)の影響

表層銅箔から0.2mm下にあるPRGの放熱目的とした浮島電極の影響をシミュレーションで検証します。
PRGの直下にベタ電極(GND層)があれば同等の効果があります。

左右にスワイプ可能です 横持ちでご覧ください
浮島電極(多層基板)の影響の表

素子面積の15倍(38mm²)程度の浮島電極でも10%近く、保持電流を大きくなります。大型基板でかつ24mmの浮島電極であれば、約20%保持電流が大きくなります。

  • 基板A/B前提
基板A/大型
基板B/小型

基板因子ごとのシミュレーション結果からの影響まとめ

基板条件における、基板因子による保持電流の影響度の目安を下表にまとめます。基板設計によってはPRGの保持電流を大きくできるケースがあります。

左右にスワイプ可能です 横持ちでご覧ください
因子 基板A : 大型
120×120×1.6mm/2層
基板B : 小型
24×24×1.6mm/2層
1. 基板サイズの影響 115% 100%
2. PRG接続表層銅箔面積
(銅箔線幅 : 0.25→2mm幅)
160%
(130%)
140%
(120%)
3. 表層銅箔厚み
(35→70um)
110% 105~110%
4. PRG放熱用浮島電極(多層)
7.1mm×5.35mm
□24mm
110%
120%
105~110%
110%
  • 本結果はシミュレーションによる参考情報です。実際の効果についてはお客様の実機で動作確認をお願いします。

シミュレーション環境

有限要素法を用いたムラタのシミュレーションソフトFemtet™で、電場熱伝導解析を実施しました。

Femtetのロゴ
左右にスワイプ可能です 横持ちでご覧ください
Parts Materials Resistance Rate [ohm × m]
or
conductivity [ohmm]
Thermal Conductivity [W/(m·K)]
Substrate: Base FR4 1.0E+11 [ohm × m] 3.60E+01
Substrate: Cu Layer Cu 5.98E+07 [S/m] 4.02E+02
Cu × 0.3 5.98E+07 [S/m] 1.20E+02
Solder Sn/Ag/Cu-alloy 6.66E+06 [S/m] 6.40E+01
Ni/Pd/Au Plating Ni 1.46E+07 [S/m] 9.05E+01
NTC Thermistor A spinel ceramics Not shared 4.70E+00

ムラタシミュレーションソフトウェア : Femtet™のご案内

Femtetのイメージ画像