6-1. はじめに
本章ではデジタルICの電源ラインに着目し、電源電圧の安定化やノイズ除去を、どのように行うべきかについて紹介します。
筆者が回路の勉強を始めた1980年代では、ICの電源にはコンデンサを取り付けなければならないと書かれていたのを覚えています。当時はデジタル信号の周波数が5MHz程度で、ICの近傍にリード線付きの0.1µFのセラミックコンデンサを配置し、その周りに10µFの電解コンデンサを取り付けていました。
当時は漠然と取り付けていたのですが、100MHz以上の高速信号が使われるようになると、コンデンサをどこに取り付けるか、どれくらいの静電容量(キャパシタンス)を使用するか、などが重要なノウハウとなりました。近年の高速デジタルICは、信号の電圧が低くなっているため、電源電圧の変動(電源品位 : Power Integrity/PI)が、信号波形(信号品位 : Signal Integrity/SI)に影響し、誤動作につながります。
6-2. 電源ラインのコンデンサの必要性
6-2-1. 電源ラインにコンデンサが必要な理由
まず、デジタルICを例に、電源ラインにコンデンサが必要な理由を紹介します。
回路シミュレータを用いて、電源や信号の電圧波形・電流波形をシミュレーションしました。シミュレーションのモデルを図2-1に、波形のシミュレーション結果を図2-2に示します。簡易的にデジタルICのドライバ部のみをモデル化しました。直列に接続された二つのスイッチ(SW1とSW2)を交互にON/OFFしています。SW1がONでSW2がOFFのとき、DC電源からの電流が負荷に流れ、信号が立ち上がります。SW1がOFFでSW2がONのとき、負荷の電流がGNDへ放電され、信号が立ち下がります。この結果、ドライバICから矩形波が出力されます。なお、電流の極性は、DC電源からGNDに流れる方向を正としています。
図2-2 電源と信号の電圧波形・電流波形のシミュレーション結果
次に図2-3に示したように、電源ラインやICパッケージによるインダクタL1が存在する場合の波形をシミュレーションしました。シミュレーション結果を図2-4に示します。
図2-3 インダクタL1が存在する場合のシミュレーションモデル
図2-4 インダクタL1が波形に与える影響のシミュレーション結果
シミュレーション結果から、以下のことがわかります。
- 電源ラインには負荷への充電電流が流れていますが、インダクタL1が存在しない場合は、ICへの電源電圧Vccは変動しません(リップル電圧は発生しない)。
- インダクタL1が存在すると、その両端に電位差が生じ、Vccにリップル電圧が生じます。
- インダクタL1のインダクタンスが大きくなるほど、電流が流れにくくなるので、充電の時間が長くなります。これに伴い、信号電圧Voutの波形の立ち上がり時間も長くなります。
ICの近傍で、電源とGNDにコンデンサを取り付けると、リップル電圧を抑制できます。
これは、ICが必要とする過渡電流が、このコンデンサから供給されるためです。
コンデンサを追加した場合のシミュレーションモデルを図2-5に、シミュレーション結果を図2-6に示します。
図2-5 コンデンサを追加した場合のシミュレーションモデル
図2-6 コンデンサを追加した場合の波形のシミュレーション結果
コンデンサを追加することでVccのリップル電圧が小さくなり、信号の電圧波形Voutの立ち上がり時間が短くなることがわかります。
この負荷が10pFのシミュレーションモデルでは、コンデンサが1000pFの場合は、静電容量が不足しており、Vccのリップル電圧は大きく、Voutも変動していました。1µFの場合は、リップル電圧が抑制され、信号がきれいな矩形波となりました。十分な静電容量のコンデンサをICの近傍に取り付けると、リップル電圧が抑制できます。つまり、コンデンサは図2-7(a)に示したように、過渡電流を供給するための電源の役割を果たすために必要となります。これは、図2-7(b)に示したように、リップルを除去するためのローパスフィルタと考えることもできます。
6-2-2. コンデンサの特性
ノイズがGNDへバイパスされる理由は、コンデンサのインピーダンスが小さいためです。理想的なコンデンサのインピーダンス-周波数特性を図2-8に示します。周波数が高くなるにつれ、また、静電容量が大きくなるほどに、インピーダンスは小さくなるので、フィルタと考えた場合は、過渡電流(ノイズ)がグラウンド(GND)へバイパスされると考えられます。そのため、電源ラインのコンデンサはバイパスコンデンサ(パスコン)と呼ばれます。また、ノイズを伝えないようにデカップリングすることから、デカップリングコンデンサとも呼ばれます。このGNDへのノイズのバイパス効果は、コンデンサのインピーダンスが小さいほど、大きくなります。また、電池と考えた場合は、コンデンサのインピーダンスが小さいほど、急速に電気を供給できます。そのため、コンデンサの性能を示す指針として、インピーダンスが利用されます。
しかしながら、現実のコンデンサは内部に等価直列インダクタンス(Equivalent Series Inductance/ESL)や等価直列抵抗(Equivalent Series Resistance/ESR)を含みます。コンデンサの等価回路を図2-9に示します。このESLによるインピーダンスは、図2-10に示したように、周波数が高くなるにつれ大きくなります。そのため、ある周波数(自己共振周波数 : Self Resonance Frequency/SRF)からは、周波数が高くなるにつれ、インピーダンスが大きくなります。ESLやESRによりインピーダンスが大きくなると、ノイズのGNDへのバイパス効果が小さくなります。コンデンサを取り付けるパターンのインダクタンスが大きいと、さらにノイズのバイパス効果は小さくなります。
静電容量を小さくすれば、高周波域のインピーダンスが小さくなりますが、類似した構造のコンデンサでは図2-11に示したように自己共振周波数より上のインピーダンスは小さくなりません。これはここで選択したコンデンサのESLの値が同等なためです。
6-3. 高周波でのインピーダンスの低減方法
ここでは、コンデンサの配置や選択によって、高周波域でのインピーダンスを小さくする方法を紹介します。
6-3-1. コンデンサを取り付けるパターン
コンデンサを取り付けるパターンのインピーダンスも問題となりますので、最初に検討すべきは、電源パターンを見直して、ICの電源端子-コンデンサ-GND端子間のインピーダンスを最小にすることです。パターンを含めた場合のインピーダンスのシミュレーション結果を図3-1に示します。パターンが長くなることによってインダクタンスが大きくなると、自己共振周波数が低くなり、高周波域でのインピーダンスが大きくなります。つまり、コンデンサを取り付けるパターンは太く短くして、インピーダンスを小さくすることが重要です。
図3-1 パターン長さによるインピーダンスへの影響
(パターン幅3mm)
複数のコンデンサを使用すると、インピーダンスを小さくできます。同じ静電容量のコンデンサを複数使用した場合のインピーダンスのシミュレーション結果を図3-2に示します。コンデンサの数を増やすことで、インピーダンスを下げ、かつ静電容量を増やせます。特に、耐圧の関係で選択できるコンデンサが制限される場合に有効です。
図3-2 複数のコンデンサを使用した場合のインピーダンスのシミュレーション結果
静電容量値の異なるコンデンサを組み合わせても、インピーダンスを小さくできます。しかし、静電容量の大きく違うコンデンサを使用すると、反共振によってインピーダンスが大きくなる周波数が発生する可能性があります。この現象は、パターンのインダクタンスが大きいほど、より顕著になります。
1000pFと1µFを並列で使用した場合のインピーダンスのシミュレーション結果を、図3-3に示します。
コンデンサの自己共振周波数間に、インピーダンスが大きくなる反共振が発生しています。この反共振の周波数でのインピーダンスは、コンデンサによってはより高くなる可能性があります。
図3-3 静電容量が異なるコンデンサを使用した場合のインピーダンスのシミュレーション結果
静電容量をそろえた方が、この反共振の影響を受けにくくなります。その場合のインピーダンスのシミュレーション結果を図3-4に示します。同じパターンであれば、自己共振周波数は変わらず、全体のインピーダンスを小さくできます。パターンが異なる場合は、それぞれのインピーダンスが異なるため、反共振が発生します。しかし、その反共振の周波数は、自己共振周波数付近でインピーダンスが小さいため、インピーダンス増の影響が出にくくなります。
図3-4 同じ静電容量のコンデンサを使用した場合のインピーダンスのシミュレーション結果
6-3-2. 低ESLコンデンサ
ICの裏面にコンデンサを配置できればいいのですが、スマートフォンのように基板厚みの制限により、ICの周囲に配置せざるを得ない場合があります。このような場合、コンデンサを取り付けるパターンのインダクタンスが問題となります。また、実装スペースが限られるため、複数のコンデンサを配置できないときがあります。
このようなときは、構造や電極材料を工夫することで、より低ESLとしたコンデンサが使用されます。ここでは構造を工夫したLW逆転コンデンサと3端子コンデンサを紹介します。これらの構造を図3-5に、インピーダンス-周波数特性を図3-6に示します。
- LW逆転コンデンサは、パターン幅を広くすることにより、ESLを小さくしています。
- 3端子コンデンサは、GND端子を多くすることで、さらにESLを小さくしています。
図3-6 低ESLコンデンサのインピーダンス(1µF)
6-4. 電源ラインのノイズ対策
ここまでは、電源ラインで電源品位や信号品位を保つ方法について紹介しました。ここからは、電源ラインがノイズに与える影響と、その対策法を紹介します。
6-4-1. 電源ラインのノイズ
回路シミュレータに三次元電磁界シミュレータを組み合わせ、電源ラインのノイズを可視化しました。磁界分布や放射エミッションを導出しています。
シミュレーションのモデルを図4-1に示します。三次元電磁界シミュレータと回路シミュレータを連携させています。
図4-1(a)は、三次元電磁界シミュレータで使用したモデルです。基板をモデル化しています。裏面は全面GNDの両面基板です。DC電源とドライバIC間の電源パターンは200mmです。ドライバICとレシーバICは、長さ5mmの信号パターンで接続しています。IC間を直接接続するのではなく信号パターンを介した理由は、信号によるノイズを識別するためです。なお、電源パターン上に描画したコンデンサは、取り付け位置を示すためのダミーです。図4-1(b)は回路シミュレーションに使用したモデルです。
シミュレーションにより、放射エミッションや電源ライン上の電圧・電流分布、磁界分布を導出しました。放射エミッションは、図4-2で示したように、基板を水平方向および垂直方向に回転させた際の3m離れた点の最大電界強度としました。
磁界の解析面は図4-3に示したように、GNDパターンの電源パターン側としました。
電圧・電流分布のシミュレーション結果を図4-4に示します。
インピーダンスマッチングしていないので、電圧や電流は電源パターンの位置ごとに異なります。電源パターンの両端がコンデンサであるためにインピーダンスが小さいので、電圧は低く、電流は大きくなります。電圧を電流で除してインピーダンスも導出しています。インピーダンスも電源パターンの位置により異なります。
図4-4 電圧・電流・インピーダンス分布のシミュレーション結果
放射エミッションのシミュレーション結果を図4-5に示します。
信号が40MHzの矩形波のため、40MHzの高調波が放射されています。放射エミッションが最大となる周波数は360MHzでした。この360MHzが強い理由を解析するために、磁界分布もシミュレーションしました。その結果を図4-6に示します。
図4-5 放射エミッションのシミュレーション結果(初期)
図4-6 信号ラインにフェライトビーズを取り付けた場合の磁界分布のシミュレーション結果(360MHz)
ドライバICとレシーバIC間の、信号パターン周りの磁界分布が特に強いことがわかりました。
このような場合、電源パターンにはリップルによるディファレンシャルモードノイズだけでなく、信号によるコモンモードノイズも伝搬している可能性があります。
6-4-2. 信号ラインからのコモンモードノイズの対策
信号によるノイズは、抵抗やフェライトビーズを取り付けて電流を抑制することにより、対策できます。ここでは図4-7に示したように、フェライトビーズを取り付けました。フェライトビーズの特性は図4-8に示します。
図4-7 信号ラインにフェライトビーズを取り付けた場合のシミュレーションモデル
図4-8 取り付けたフェライトビーズのインピーダンス特性
(フェライトビーズBLM 120Ω at 100MHz)
フェライトビーズを取り付けたときの磁界分布を図4-9に示します。
信号パターン周りの磁界が、抑制できていることがわかります。
図4-9 信号ラインにフェライトビーズを取り付けた場合の磁界分布のシミュレーション結果
なお、フェライトビーズを取り付けると負荷のインピーダンスも変化するので、電源を流れる電流も影響を受けています。
電圧波形と電流波形のシミュレーション結果を図4-10に示します。フェライトビーズにより信号電流が制限されるため、電源電流も制限されています。そのため電流波形はピーク値が減少し、幅が広くなっています。
つまり、信号ラインへのフェライトビーズ取り付けによって、信号によるコモンモードノイズとリップルによるディファレンシャルモードノイズが抑制されています。
図4-10 信号にフェライトビーズを取り付けた場合の電圧・電流のシミュレーション結果
放射エミッションのシミュレーション結果を図4-11に示します。
全体的に放射エミッションは減少しました。しかし、360MHzは3dB減少したものの、依然高い状態でした。
図4-11 信号にフェライトビーズを取り付けた場合の放射エミッションのシミュレーション結果
6-4-3. 電源ラインへのコンデンサ追加
さらに360MHzの放射エミッション対策を検討しました。
ディファレンシャルモードの電圧・電流を抑制するためにコンデンサを追加し、シミュレーションを行いました。モデルを図4-12に、シミュレーション結果を図4-13に示します。
図4-12 コンデンサを追加した場合のシミュレーションモデル
図4-13 コンデンサを追加した場合のシミュレーション結果
1µFの数を増やしたが、放射エミッションや、電圧・電流分布は同等でした。コンデンサはインピーダンスを下げて、電流をGNDにバイパスします。そのため、既にインピーダンスが小さい場合、コンデンサ追加の効果は低くなります。今回のモデルでは、コンデンサのインピーダンスが240Ω(at 360MHz)であるのに対し、IC電源側のインピーダンスは、4Ω(at 360MHz)と低い状態でした。そのため、コンデンサ追加によりインピーダンスは下がらず、電圧・電流を抑制できていません。
6-4-4. 電源ラインへのフェライトビーズ追加
【第2部】第1回“デジタル回路におけるノイズ対策部品の使い分け”では、インピーダンスマッチングしていない場合、伝送線路の位置や周波数によってインピーダンスが異なることにより、フィルタの効果が影響を受けることを紹介しています。
インピーダンスが小さい場合は、シリーズ接続に取り付けた抵抗やフェライトビーズの効果が大きくなります。インピーダンスが大きい場合は、シャントに取り付けたコンデンサの効果が大きくなります。
このことから、ここでは電源ラインにフェライトビーズを取り付けました。シミュレーションモデルを図4-14に、シミュレーション結果を図4-15に示します。
図4-14 電源ラインにフェライトビーズを追加した場合のシミュレーションモデル
図4-15 信号ラインにフェライトビーズを取り付けた場合のシミュレーション結果
360MHzの放射エミッションは13dB減少しました。コンデンサ追加で対策できなかったディファレンシャルモードノイズが、フェライトビーズ追加で抑制されました。このように電源ラインは、ICの近傍にコンデンサを取り付け、必要に応じてフェライトビーズを取り付けることが基本となります。
一方、信号ラインは【第2部】第1回“デジタル回路におけるノイズ対策部品の使い分け”で紹介したように、ICの出力に抵抗やフェライトビーズを取り付け、必要に応じてコンデンサを追加することが基本となります。つまり、ICの電源入力部と信号出力部では、フィルタの取り付けの考え方が逆となります。
図4-16 電源ラインと信号ラインのノイズ対策の考え方
6-4-5. 電源ライン用のフェライトビーズ
電源ライン用のフェライトビーズは、信号ライン用よりも低直流抵抗となるように設計しています。電源電圧のドロップを小さくするためです。
表4-1 信号ライン用と電源ライン用フェライトビーズの直流抵抗の違い
(1.6×0.8mmサイズ、120Ω at 100MHz)
6-5. まとめ
最初のセクションでは、電源のリップルノイズを抑制することにより電源品位を確保し、信号品位を保つのにコンデンサが必要であることを紹介しました。コンデンサとIC間のインダクタンスを小さくすることと、負荷に応じた静電容量を確保することが重要となります。必要に応じて、コンデンサの数を増やしたり、ESLの小さなコンデンサを選択したりします。
次のセクションでは、ノイズ対策法について紹介しました。コンデンサを追加してもディファレンシャルモードノイズを十分に対策できない場合は、フェライトビーズを追加すると大きな効果を得られます。
(a)パターンを短くする
負荷に応じた静電容量を確保する